Portal de Transparencia

Actividad investigadora:

• Artículos en revistas
  • [2016] Design of Multicore HEVC Decoders Using Actor-based Dataflow Models and OpenMP
  • [2015] A Multicore DSP HEVC Decoder Using an Actor-based Dataflow Model and OpenMP
  • [2013] A DSP-Based HEVC Decoder Implementation Using an Actor Language Dataflow Model
  • [2013] A DSP-Based HEVC decoder implementation using an actor language dataflow model
  • [2013] A PMC-driven methodology for energy estimation in RVC-CAL video codec specifications
  • [2013] A PMC-driven methodology for energy estimation in RVC-CAL video codec specifications
  • [2013] Complexity Analysis of an HEVC Decoder based on a Digital Signal Processor
  • [2013] Complexity Analysis of an HEVC Decoder based on a Digital Signal Processor
  • [2013] Maximizing the User Experience with Energy- Based Fair Based Fair Sharing in Battery Limited Mobile Systems
  • [2013] Maximizing the User Experience with Energy- Based Fair Based Fair Sharing in Battery Limited Mobile Systems
  • [2012] Real Time H.264/SVC Compliant Video Client Based on a SoC
  • [2012] Starting-Energy Fair Queuing (SEFQ): A Novel Class of Energy-Aware Scheduling Algorithms for Mobile Systems
  • [2009] An H.264 video decoder based on a latest generation DSP
  • [2008] A DSP Based H.264 Decoder for a Multi-format IP Set-Top Box.
  ...
  mostrar más
• Otras Publicaciones
  • [2013] m28171: Proposal of a Decoder Energy Management Scheme with RVC.
  • [2013] m31243: Performance Monitoring for Energy Estimation in RVC-CAL Descriptions
  • [2012] m25903: RVC Inverse Transform FU for HEVC. ISO/IEC JTC1/SC29/WG11
• Otros méritos
  • [2009] Evaluador en la revista: "Journal of Real Time Image Processing (JRTIP)"
  • [2009] Evaluador para la revista "Journal of Systems Architecture (JSA)"
• Ponencia en Congresos
  • [2017] Real-time HEVC decoding with OpenHEVC and OpenMP
  • [2016] Design of Multicore HEVC Decoders Using Actor-based Dataflow Models and OpenMP
  • [2015] A Multicore DSP HEVC Decoder Using an Actor-based Dataflow Model
  • [2015] A DSP Based HEVC Decoder Implementation using RVC-CAL and Native OpenHEVC code
  • [2014] A DSP HEVC Decoder Implementation Based on OpenHEVC
  • [2014] A Linux Implementation of the Energy-based Fair Queuing Algorithm on an ARM-based Embedded System
  • [2014] An automatic tool for the static distribution of actors in RVC CAL based multicore designs
  • [2013] Energy-based Fair Queuing: Trading Off Energy Management and Time-constraint Meeting in Mobile Systems
  • [2013] Multi-DSP Implementation of a H.264/SVC Decoder
  • [2013] On an Implementation of HEVC Video Decoders with DSP Technology
  • [2013] Trading Off Energy Management and Time-constraint Meeting with Energy-based Fair Queuing in Battery-limited Mobile Systems
  • [2012] 3D Videoconferencing System Using Spatial Scalability
  • [2012] 3D Videoconferencing System Using Spatial Scalability
  • [2012] Real Time H.264/SVC Compliant Video Client Based on a SoC
  • [2012] Starting-Energy Fair Queing (SEFQ): A Novel Class of Energy-Aware Scheduling Algorithms for Mobile Systems.
  • [2011] H.264/SVC decoder performance comparison for DSP based consumer electronic applications
  • [2011] Real Time DVB-H Gateway Based on DSP
  • [2010] A DSP based SVC IP STB using Open SVC Decoder
  • [2009] An H.264 video decoder based on a DM6437 DSP
  • [2008] A DSP Based H.264 decoder for a Multi-format IP Set Top Box.
  • [2007] A real-time H.264 BP decoder based on a DM642 DSP.
  • [2007] A real-time H.264 MP decoder base on a MD642 DSP.
  • [2007] An MPEG2 TS Parser for a DSP based Multi-format IP Set-top Box.
  • [2007] Multiformat decoder for a DSP-based IP Set-Top Box.
  ...
  mostrar más
• Premios
  • [2016] 2016 Annual IEEE Consumer Electronics Society Chester Sall Awards
• Proyectos de I+D+i
  • [2019] ACUERDO DE INVESTIGACIÓN Y DESARROLLO ENTRE HUAWEY Y UPM NUM. YBN2016080043
  • [2019] ESCAPHIB: Estructuras y sistemas en cola para un avión de pasajeros de propulsión híbrida
  • [2019] NEMESIS-3D-CM: CLASIFICACION INTRAOPERATORIA DE TUMORES CEREBRALES MEDIANTE MODELOS INMERSIVOS 3D EN LA COMUNIDAD DE MADRID (COORDINADOR)
  • [2017] ACUERDO DE INVESTIGACIÓN Y DESARROLLO ENTRE HUAWEY Y UPM NUM. YBN2016080043
  • [2017] CROSS-LAYER MODEL-BASED FRAMEWORK FOR MULTI-OBJECTIVE DESIGN OF RECONFIGURABLE SYSTEMS IN UNCERTAIN HYBRID ENVIRONMENTS
  • [2017] RECUPERACIÓN DE DATOS EN UNA TARJETA DE ALARMA (ESTUDIO PRELIMINAR)
  • [2016] IVME: Immersive Visual Media Environments
  • [2015] HEVC HYBRID BROADBAND BROADCAST VIDEO SERVICES
  • [2015] HYPERSPRECTAL IMAGING CANCER DETECTION HELICOID
  • [2015] MIXED REALITY IVER ULTRA HIGH DEFINITION TELEVISION
  • [2015] MR-UHDTV: Mixed Reality over Ultra High Definition Television
  • [2014] ANÁLISIS Y CARACTERIZACIÓN DEL COMPORTAMIENTO DEL PANEL DE CONTROL VERISURE FAST II
  • [2014] ANÁLISIS Y ESTUDIO DEL FUNCIONAMIENTO DE UN NUEVO MODELO DE CENTRAL DE ALARMAS
  • [2014] HEVC HYBRID BROADBAND BROADCAST VIDEO SERVICES
  • [2014] HEVC HYBRID BROADBAND BROADCAST VIDEO SERVICES
  • [2014] HYPERSPRECTAL IMAGING CANCER DETECTION HELICOID
  • [2014] MIXED REALITY IVER ULTRA HIGH DEFINITION TELEVISION
  • [2013] ANÁLISIS Y CARACTERIZACIÓN DEL COMPORTAMIENTO DEL PANEL DE CONTROL VERISURE FAST II
  • [2013] HEVC HYBRID BROADBAND BROADCAST VIDEO SERVICES
  • [2013] HYPERSPRECTAL IMAGING CANCER DETECTION HELICOID
  • [2012] CONTROL DEL CONSUMO EN TERMINALES MULTIMEDIA
  • [2011] CONTROL DEL CONSUMO EN TERMINALES MULTIMEDIA
  • [2011] Diseño del FPGA de un sistema CPU portátil para procesamiento de imágenes.
  • [2011] ESTUDIO DE LOS FORMATOS DE MEZCLADO DE IMÁGENES, CODIFICACIÓN DE CONTENIDOS TV-3D Y ARQUITECTURA DE UN SET TOP BOX PARA TV-3D
  • [2011] TRANSCOFICACIÓN DE AUDIO Y VIDEO
  • [2011] VERIFICACIÓN DE REQUISITOS FUNCIONALES EN FPGAS DEL AVIÓN AIRBUS A400M.
  • [2011] Verificación de los FPGAs del Radar del Avión A400M
  • [2010] CONTRACT Nº 027124 ARENA
  • [2010] CONTROL DEL CONSUMO EN TERMINALES MULTIMEDIA
  • [2010] Diseño del FPGA de un sistema CPU portátil para procesamiento de imágenes
  • [2010] Estudio de los formatos de mezclado de imágenes, codificación de contenidos TV-3D y arquitectura de un Set Top Box para TV-3D
  • [2010] TRANSCOFICACIÓN DE AUDIO Y VIDEO
  • [2010] VERIFICACIÓN DE REQUISITOS FUNCIONALES EN FPGAS DEL AVIÓN AIRBUS A400M.
  • [2010] Verificación de los FPGAs del Radar del Avión A400M
  • [2009] "Verificación de requisitos funcionales en FPGAs del avión Airbus A400M"
  • [2009] ARQUITECTURAS PARA TERMINALES MULTIMEDIA PORTATILES, MULTIRRED Y MULTIESTANDAR
  • [2009] Adenda al contrato "Diseño del FPGA de un sistema CPU portátil para procesamiento de imágenes"
  • [2009] Adenda al contrato "Verificación de los FPGAs del Rádar del Avión Airbus A400M"
  • [2009] Adenda al contrato "Verificación de requisitos funcionales en FPGAs del avión Airbus A400M"
  • [2009] CATEDRA SIDSA
  • [2009] CONTRACT Nº 027124 ARENA
  • [2009] IMPLEMENTACIÓN DE CIRCUITOS ELECTRÓNICOS CON FPGAs
  • [2009] PROYECTO INTEGRAL DE INVESTIGACION EN TELEVISION DIGITAL
  • [2009] TRANSCOFICACIÓN DE AUDIO Y VIDEO
  • [2009] VERIFICACIÓN DE REQUISITOS FUNCIONALES EN FPGAS DEL AVIÓN AIRBUS A400M.
  • [2009] Verificación de los FPGAs del radar del avión Airbus A400M.
  • [2008] ARENA: Advanced Audience Measurement Research Extended converged media Applications and Services.
  • [2008] ARTEMI+: ARquitecturas para TErminales Multimedia PortatiLes, mUltired y MultiStándar.
  • [2008] Adenda al contrato "Diseño del FPGA de un sistema CPU portátil para procesamiento de imágenes".
  • [2008] Adenda al contrato "Verificación de los FPGAs del Radar del Avión Airbus A400M"
  • [2008] Cátedra SIDSA
  • [2008] Diseño del FPGA de un sistema CPU portátil para procesamiento de imágenes.
  • [2008] Implementación de circuitos Electrónicos con FPGAs
  • [2008] PRO-TVD: Proyecto integral de investigación en televisión digital.
  • [2008] RUTDSL: Receptor unificado Triple-play DSL(Internet, Televisión y voz sobre IP)
  • [2008] TRANSCODER: Transcodificación de audio y video.
  • [2008] Trabajo técnico de análisis e interpretación de la información contenida en una memoria y dos microprocesadores ubicados en lectores manuales de tarjetas de uso bancario.
  • [2008] Verificación de los FPGAs del radar del avión Airbus A400M.
  • [2008] Verificación de requisitos funcionales en FPGAs del avión Airbus A400M.
  • [2007] ARENA: advanced Audience Measurement Research Extended to New converged media Applications and services.
  • [2007] ARTEMI+: ARquitecturas para TErminales Multimedia PortatiLes, mUtirred y MultieStándar.
  • [2007] Cátedra SIDSA
  • [2007] Diseño del FPGA de un sistema CPU portátil para procesamiento de imágenes.
  • [2007] Investigación y desarrollo de un sistema de multiplexado estadístico para sistemas multicanal.
  • [2007] PRO-TVD: Proyecto integral de investigación en televisión digital.
  • [2007] RUTDSL: Receptor unificado Triple-play DSL (Internet, Televisión y Voz sobre IP)
  • [2007] Trabajo técnico de análisis e interpretación de la información contenida en una memoria y dos microprocesadores ubicados en lectores manuales de tarjetas de uso bancario.
  • [2007] Verificación de los FPGA's del radar del avión Airbus A400M.
  ...
  mostrar más
• Responsabilidades
  • [2012] Revisor en el Journal of Real-Time Image Processing
  • [2012] Revisor en la revista IEEE Transactions on Signal Processing
  • [2010] Evaluador DCIS
  • [2010] Evaluador JRTIP
  ...
  mostrar más
• Tesis Doctorales
  • [2017] Aportaciones metodológicas para el diseño de descodificadores de vídeo de última generación sobre plataformas Multi-DSP
  • [2011] Contribución a las Metodologías de Optimización del Tiempo de Ejecución de Algoritmos de Descodificación de Video sobre DSPs.